找到约 4459 条相关结果
... 模式禁用上拉(PU)/下拉(PD)电阻。但是复位后，串行线 ... 引脚电平，内部连接下拉电阻，悬空时默认低电平模拟输入 ... ，GPIO引脚通过一个上拉电阻与VDD相连。当外部电路未 ... ，GPIO引脚通过一个下拉电阻与GND相连。当外部电路未 ... 输出模式，并且使用外部上拉电阻将它们拉升到高电平。 ...
... -R0*M);复制代码python：穷举电阻_单管importmathimportitertoolsdefgenerate_E_set(a="E6" ... (combination)):show(combination)复制代码用的E6电阻，考虑到模型的精度，E24 ... 还是值得学习的。如果输入电阻和输出电阻不是50欧，需要用 ...
... 模式禁用上拉(PU)/下拉(PD)电阻。但是复位后，串行线 ... 引脚电平，内部连接下拉电阻，悬空时默认低电平模拟输入 ... ，GPIO引脚通过一个上拉电阻与VDD相连。当外部电路未 ... ，GPIO引脚通过一个下拉电阻与GND相连。当外部电路未 ... 输出模式，并且使用外部上拉电阻将它们拉升到高电平。 ...
... 电平通过IO口内部的上拉电阻导致电流流入，从而增加了功耗 ... 可编程的上/下拉电阻，用以替代外部电阻，减少空间和成本， ... 额外电流泄露。禁用上/下拉电阻：对于已确定电平状态的输入 ... 脚，应禁用内部上/下拉电阻以避免产生不必要的电流消耗 ... ，如使用外部上拉/下拉电阻时，选择合适的电阻值来 ...
... 值电流(rms)DCR=电感绕组的直流电阻交流铜损评估相对复杂，交流 ... 而增加。ESR(等效串联电阻)或ACR(交流电阻)曲线可能显示较高频率下的一些电阻增加，但是曲线通常是在非常 ... 根据上图，1MHz以上的等效串联电阻非常高。在这个频率段以上使用 ...
... 漏输出通常需要结合外部上拉电阻。当输出端口处于高阻 ... 高电平输出则由外部上拉电阻提供。开漏输出常用于多 ... 电平转换，输出电平取决于上拉电阻电源可以实现IO的线与缺点 ... 输入是指芯片输入引脚通过电阻接到电源电压4.2下拉输入指芯片输入引脚通过电阻借到参考0电平4.3浮 ...
... 漏输出通常需要结合外部上拉电阻。当输出端口处于高阻 ... 高电平输出则由外部上拉电阻提供。开漏输出常用于多 ... 电平转换，输出电平取决于上拉电阻电源可以实现IO的线与缺点 ... 输入是指芯片输入引脚通过电阻接到电源电压4.2下拉输入指芯片输入引脚通过电阻借到参考0电平4.3浮 ...
... ，MOS管栅极电压是两个电阻中间的电压。这种设计最大 ... 使MOS管导通，只能通过电阻缓慢给栅极充电。如果需要更 ... 稳压管D2和串联的10k电阻得到，当下方的NPN三极管导 ... MOS管关闭时，只能通过1K电阻R27给栅极放电，所以关断 ... 慢。另外，图中的1K电阻两端电压是6.1V，那么MOS ...
... 区（b）除了连接限流电阻外，最好连接10~20K下拉 ... 区（b）除了连接限流电阻外，最好连接10~20K上拉 ... 电路设计时，除了连接限流电阻外，最好连接10~20k上拉 ... 栅极（gate）除连接限流电阻外，更优的设计是，连接接10~20k下拉电阻到GND，使栅极（gate） ...
... 高电平，需要引脚加上拉电阻，才能得到高电平。这时一定 ... 在用I2C的时候需要上拉电阻了吧。这里给大家埋个 ... 来看，浮空输入时上下拉电阻都没有连接，引脚电平状态 ... 了，上图中如果上面红圈电阻接入就是上拉输入，下面红 ... ，就可以省掉外部的上下拉电阻节约项目成本。模拟输入：这个 ...
