找到约 11099 条相关结果
... 具有QuartusII，Ispexpert，Foundation等。CPLD以高速、高可靠性、串并行 ... 符号如图2所示。 CPLD使用EPM7128时钟为16 MHz有源 ... 避免毛刺干扰。 1.3 AD0809与CPLD/FPGA状态机接口设计 1.3.1 ...
... 作为数字视频源,用Lattice公司的CPLD芯片LC4128V对视频信号进行运动检测 ... 处理。 示例中用到的CPLD是Lattice公司的LC4128V-75T100C,它具有 ... ×8bit,具有10ns的延时。CPLD检测到运动后,通过中断,要求W99682 ...
... 功能描述如下： 2.1CPLD模块 使用CPLD来控制步进电机实现电机的 ... 器件来使用。并且CPLD具有较为经济的价格。 另外CPLD的外围接口也 ... 之间要连接驱动器，放大CPLD输出的信号。CPLD每发一个脉冲信号， ... ;CD—D—AD，对应的CPLD的输出状态就为S0～S7 ...
... 的发展，复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)以其高速、 ... ; 3.CPLD 的设计 整个测试系统采用两块CPLD(EPM7128)，一块作为信号源(CPLD 1#)，另一块作为信号采集(CPLD 2#)。CPLD ...
... 可编程逻辑器件(complex programmable logic device, cpld )作为国外最先进的一代大规模数字 ... 用于检测的基准时钟为4mhz,cpld从脉冲上升沿电平翻转开始计数 ... 。isplsi1032-60lg型 cpld本身的抗干扰能力较好,由于cpld的最大工作频率 ...
... 模块图。 结束语 使用 Xilinx CoolRunner-II CPLD，获得的是灵动的设计与 ... .com/bvdocs/appnotes/xapp512.pdf。有关 Xilinx CPLD 的详情，请访问 www.xilinx.com ...
... 功能描述如下： 2.1CPLD模块 使用CPLD来控制步进电机实现电机的 ... 器件来使用。并且CPLD具有较为经济的价格。 另外CPLD的外围接口也 ... 之间要连接驱动器，放大CPLD输出的信号。CPLD每发一个脉冲信号， ... ;CD—D—AD，对应的CPLD的输出状态就为S0～S7 ...
... 势在必行。复杂可编程逻辑器件 (complexprogrammablelogicdevice,cpld)作为国外最先进的一代大规模数字 ... 用于检测的基准时钟为4mhz,cpld从脉冲上升沿电平翻转开始计数 ... 重要。isplsi1032-60lg型cpld本身的抗干扰能力较好,由于cpld的最大工作 ...
... ,从而生成硬件电路。 本装置中,CPLD采用Altera公司的EPM7128AE,其最高工作 ... 数据产生软件 图5 2FSK波形 CPLD电路设计 CPLD主要负责以高速率(150MHz)从 ... 大小,可以根据需要增加CPLD的地址计数器容量。在CPLD内部构造的DAC控制 ...
... 了zhangmangui:我建议你先别焊接CPLD试试28335跑起来还是发热的话那 ... 手指那么热，后来我把cpld总线输...把CPLD吹了吧试试留个 ... :zhangmangui发表于2014-6-1822:33把CPLD吹了吧试试留个最小 ...
