找到约 15705 条相关结果

... 源代码]数字通信同步技术的MATLAB与FPGA实现Altera_Verilog版_7_数字锁相法 ...

下载 2022-11-06 18:33

以Altera公司的FPGA为开发平台,以MATLAB及Verilog HDL为开发工具,详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程,并通过数字锁相法的工程实例分析FPGA实现过程中的具体技术细节。

... 源代码]数字通信同步技术的MATLAB与FPGA实现Altera_Verilog版_6_自动频率控制 ...

下载 2022-11-06 18:32

以Altera公司的FPGA为开发平台,以MATLAB及Verilog HDL为开发工具,详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程,并通过自动频率控制的工程实例分析FPGA实现过程中的具体技术细节。

... 源代码]数字通信同步技术的MATLAB与FPGA实现Altera_Verilog版_5_抑制载波同步 ...

下载 2022-11-06 18:32

以Altera公司的FPGA为开发平台,以MATLAB及Verilog HDL为开发工具,详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程,并通过抑制载波同步的工程实例分析FPGA实现过程中的具体技术细节。

... 源代码]数字通信同步技术的MATLAB与FPGA实现Altera_Verilog版_4_载波同步的 ...

下载 2022-11-06 18:30

以Altera公司的FPGA为开发平台,以MATLAB及Verilog HDL为开发工具,详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程,并通过载波同步的工程实例分析FPGA实现过程中的具体技术细节。

基于小脚丫(FPGA开发板)和Nokia5110(液晶屏)的数字时钟设计.zip

下载 2022-08-25 13:15

... 基于小脚丫(FPGA开发板)和Nokia5110(液晶屏 ... 的数字时钟设计 基于小脚丫(FPGA开发板)和Nokia5110(液晶屏 ... 的数字时钟设计 基于小脚丫(FPGA开发板)和Nokia5110(液晶屏 ... 的数字时钟设计 基于小脚丫(FPGA开发板)和Nokia5110(液晶屏 ...

基于FPGA设计的DSCope便携开源示波器电路设计项目源文件.zip

下载 2022-08-18 11:15

... 便携开源示波器电路设计项目源文件基于FPGA设计的DSCope便携开源示波器电路设计项目源文件基于FPGA设计的DSCope便携开源示波器电路设计项目源文件基于FPGA设计的DSCope便携开源示波器电路设计 ...

AMD延长10年前的FPGA芯片寿命,可用至2035年

文章 2022-10-13 11:09

... ,涉及的产品如下: ·Spartan-7 FPGA 能以小型封装提供高单位功耗性能 ·Artix-7 FPGA 能以低功耗提供高收发器 ... ® 处理器的软件可编程性与 FPGA 的硬件可编程性相结合 AMD ...

Spectrum仪器数字化仪现已提供基于FPGA的平均值

文章 2022-10-12 15:31

... 先进的板上现场可编程门阵列(FPGA)技术实现平均功能,并以此增加 ... 最强大的平均系统之一。基于FPGA的处理,可在复杂波形或是 ... 定义的数值。图3显示了FPGA功能的框架图,图4则 ... 图3:通过卡上的板上FPGA对数字化仪ADC的实时数据进行 ...

艾威图技术有限公司采用莱迪思FPGA开发多轴伺服驱动器FOC电源环加速应用

文章 2022-03-30 15:28

... 莱迪思小尺寸、低功耗FPGA加速了其最新的ID500平台的 ... 思低功耗、可靠的可编程FPGA器件为其赢得了宝贵的市场 ... 中采用了莱迪思低功耗FPGA,再加上莱迪思中国出色 ... 莱迪思合作,将他们的FPGA及其技术融入我们新的多轴 ...

保证我们的 FPGA 应用电源是安全的

文章 2022-03-31 17:00

... 人员带来了挑战,要求他们在 FPGA、ASIC 或存储器组暴露于高压 ... 封装 这种高精度窗口比较器为 FPGA 设计人员提供了以下优势: · FPGA/ASIC 严格公差 – TPS3702 在整个温度范围 ... 严格电源容差的系统。在 FPGA 最小/最大电源容差被 ...