找到约 2930 条相关结果

基于Zynq的图形生成电路设计与实现

文章 2021-03-19 13:40

... 可以避免画面的断续[4G5].采用DSP+FPGA 的图形硬件加速架构,或者使用专用 ... 将处理器的软件可编程能力与FPGA 的硬件可编程能力实现完美结合 ... 等资源.PL部分也即常规的FPGA,通过PL生成的IP核可以作为 ... 性能表现大大超越了以往ASSP和FPGA 双芯片解决方案。 PS和PL ...

美国排名前10芯片公司的特点

文章 2021-03-18 00:49

... 和超级I / O,铸造服务,FPGA和PLD,高速网络和视频, ... 。 产品:设备(ACAP,FPGA和3D IC,SoC,MPSoC和 ... 针对高端现场可编程门阵列(FPGA)。目前,它正在研究高级 ... 处理,信号处理以及嵌入式系统和FPGA中的高级应用程序。 全球 ...

Xilinx 以成本优化型 UltraScale 产品组合拓展新应用,实现超紧凑、高性能边缘计算

文章 2021-03-17 10:39

... Artix UltraScale+ 系列基于业经生产验证的 FPGA 架构,是一系列应用的理想选择 ... 带宽和 DSP 计算打造的 Artix UltraScale+ FPGA Zynq UltraScale+ MPSoC:专为功耗和 ...

ADI公司电路笔记——适用于IEPE传感器的24位数据采集系统

文章 2021-03-08 17:00

... 设计板 • Terasic DE10-Nano FPGA • 带有CN-0540参考软件的FPGA Linux镜像 • 带有高 ... Terasic DE10-Nano和类似的Arduino兼容FPGA载板。 图17.设置框图 要 ...

嵌入式系统经验传承,大佬教你嵌入式系统开发经验 · 下

文章 2021-02-26 10:48

... 硬件(电气)解决方案,还应包含 FPGA/SoC 及相关软件的架构。当然 ... 为一个独立的单元。就内部 FPGA/SoC 模块而言,像 ARM? AMBA? 高级 ... 地方使用复位。例如基于 SRAM 的 FPGA 一般不需要复位。 如果我们在 ...

多角度讲解高精度SAR ADC的抗混叠滤波考虑因素

文章 2021-02-10 14:26

... 高频段。为此,必须在外部FPGA或DSP中搭载定制型抽取滤波器 ... 时钟产生电路相关的大型CPLD或FPGA。串行输出SAR ADC的大多数 ... 在这些应用中不能考虑基于FPGA的解决方案。要处理来自这些 ... 数字信号处理任务不一定要使用FPGA,浮点DSP更适合高精度 ...

关于JTAG,你知道的和不知道的都在这里

文章 2021-02-09 00:49

... 口debug;FPGA厂商允许通过JTAG配置FPGA,使用JTAG信号通入FPGA核。 ...

多角度讲解高精度 SAR ADC的抗混叠滤波考虑因素

文章 2021-02-09 00:34

... 高频段。为此,必须在外部FPGA或DSP中搭载定制型抽取滤波器 ... 时钟产生电路相关的大型CPLD或FPGA。串行输出SAR ADC的大多数 ... 在这些应用中不能考虑基于FPGA的解决方案。要处理来自这些 ... 数字信号处理任务不一定要使用FPGA,浮点DSP更适合高精度 ...

科普:什么是JESD204标准,为什么我们要重视它?

文章 2020-12-15 09:34

... 多的转换器供应商、用户以及FPGA制造商所采纳,它被细分并 ... 模转换器(DAC),初步打算作为FPGA的通用接口(也可能用于ASIC ... 了转换器和接收器(通常是FPGA或ASIC)之间数Gb的串 ... 的方法将数据在转换器和FPGA(或ASIC)之间传输。接口 ...

科普:什么是JESD204标准,为什么我们要重视它?

文章 2020-11-25 00:24

... 多的转换器供应商、用户以及FPGA制造商所采纳,它被细分并 ... 模转换器(DAC),初步打算作为FPGA的通用接口(也可能用于ASIC ... 了转换器和接收器(通常是FPGA或ASIC)之间数Gb的串 ... 的方法将数据在转换器和FPGA(或ASIC)之间传输。接口 ...