找到约 2642 条相关结果
... 全称为：programmable logic device 即 PLD。PLD是做为一种通用集成电路产生 ... 改变。 另一方面，可编程逻辑器件(PLD)是能够为客户提供范围广泛的 ... 设计工作感到满意为止。 这是因为PLD基于可重写的存储器技术--要改变 ...
... 在设计项目中采用全局时钟。PLD／FPGA都具有专门的全局时钟 ... D触发器的使能输入，许多PLD设计软件，如Max+PlusⅡ软件都 ... ”到设计项目中。然而，PLD／FPGA编译器在逻辑综合时会去掉 ... 多时钟系统 许多系统要求在同一个PLD内采用多时钟。最常见的 ...
... 困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型 ... 在设计项目中采用全局时钟。PLD/FPGA都具有专门的全局时钟引 ... 在设计项目中采用全局时钟。PLD/FPGA都具有专门的全局时钟引 ... D触发器的使能输入，许多PLD设计软件，如MAX PLUSII软件都 ...
... 佼佼者。Xilinx和Altera在FPGA乃至PLD领域的处处针锋相对，在双方长 ... 可知，2008年到2011年中的PLD市场增长率为10.80%，高出 ... 。当然了，Altera， Lattice的PLD也是具有三态门，不过 ... 局面难以改变。Xilinx和Altera在PLD领域的龙争虎斗在可预估的 ...
... 主要包括：通用数字块概述、PLD模块、数字通道模块、状态和 ... 位的数据访问。给力芯片:PLD模块基本的功能是实现逻辑表达式 ... 普通和有效的使用模型是从PLD和数据通道的连接创建数字功能 ... 项然后求和（OR功能）产生PLD输出。一个和可以来自1-8 ... 项然后求和（OR功能）产生PLD输出。一个和可以来自1-8 ...
... D触发器的使能输入，许多PLD设计软件，如MAX+PLUSII软件都 ... 翻转。而我们并不能保证在PLD/FPGA内部QA,QB,QC到D触发器 ... 逻辑”到设计项目中。然而，PLD/FPGA编译器在逻辑综合时会去掉这些 ... 时钟到输出的时间。几乎所有PLD开发软件都提供多种多样的同步计数器 ...
... 注册,申请用户和passwordWebPACKISEXilinx公司的免费PLD开发软件,支持XC9500,coolrunner,Spartan/II,部分 ... 软件改名为：ispLEVERispLEVERStarterLattice公司的免费PLD开发软件,支持600个宏单元以下 ...
... ;B7U#O*U0A;g:qEPROM技术时代的PLD，例如Altera的MAX5000,但是这个东西 ... ，Lattice和Altera同时都有成为PLD霸主地位的意图。什么可以证明 ... MAX7000进行结合。从而实现了在PLD规模扩大的同时可以实现1--规模 ...
... 注册,申请用户和passwordWebPACKISEXilinx公司的免费PLD开发软件,支持XC9500,coolrunner,Spartan/II,部分 ... 软件改名为：ispLEVERispLEVERStarterLattice公司的免费PLD开发软件,支持600个宏单元以下 ...
... D触发器的使能输入，许多PLD设计软件，如MAX+PLUSII软件都 ... 翻转。而我们并不能保证在PLD/FPGA内部QA,QB,QC到D触发器 ... 逻辑”到设计项目中。然而，PLD/FPGA编译器在逻辑综合时会去掉这些 ... 时钟到输出的时间。几乎所有PLD开发软件都提供多种多样的同步计数器 ...
