找到约 11099 条相关结果
... 的CLKOUT引脚与CPLD的IO/GCK2连接，为CPLD提供时钟源，由 ... 。 CPLD硬件结构设计如图所示 CPLD的设计主要是利用CPLD对 ... ，而后续显示的任务由CPLD完成，CPLD将在LCD允许的速度下 ...
... DSP通过总线方式将信号传给CPLD，CPLD将波形显示信号存入显存 ... 。 [!--empirenews.page--] 1．2 DSP与CPLD及相关外设通信 随着 ... 按下后，首先CPLD对按键进行消抖，CPLD得到按键值后， ...
... 设备的接口，这正是CoolRunner-II CPLD的优势所在。下面介绍CoolRunner-II ... 。这是CoolRunner-II CPLD的理想用法，因为CPLD在用户不操作时保持 ... 本文小结 Xilinx CoolRunner-II CPLD在降低功耗、提高安全性以及为 ...
... 器,但是这将耗费大量的CPLD资源。然而,CPLD的强项在于时序和逻辑 ... 数据总线全部连接起来输入到CPLD中或者将CPLD出来的某条控制信号 ... 。[!--empirenews.page--] 2.2 CPLD接口模块的实现 整个CPLD接口模块实际上就是一片 ...
... ;智能”方面比不上单片机，虽说可用CPLD器件仿真单片机，但毕竟有差距 ... ;状态机”或辅助逻辑电路。 CPLD器件和单片机结合能优势互补 如果把 ... 图1 基于单片机和CPLD器件的控制器方框图 若是高速调节系统 ...
... 图2给出了CPLD和微处理器的结构。所有CPLD器件都具有类似的 ... 表3是AVR RISC微控制器和CPLD PicoBlaze软核微控制器之间的比较 ... ，可以在任何几个CoolRunner-II CPLD中操作。希望支持的指令品种 ... ，具体取决于所选择的CoolRunner-II CPLD的密度。表5针对不同的 ...
... 电路，都可以用FPGA/CPLD来实现。 FPGA/CPLD如同一张白纸或是一 ... 可预测性,在这点上CPLD 优于FPGA. 对于CPLD ,通常只要输入、输出端 ... ,且集成度越高越明显。 1.CPLD CPLD主要是由可编程逻辑宏单元 ...
... DSP通过总线方式将信号传给CPLD，CPLD将波形显示信号存入显存 ... 。 [!--empirenews.page--] 1．2 DSP与CPLD及相关外设通信 随着 ... 按下后，首先CPLD对按键进行消抖，CPLD得到按键值后， ...
... 图2给出了CPLD和微处理器的结构。所有CPLD器件都具有类似的 ... 表3是AVR RISC微控制器和CPLD PicoBlaze软核微控制器之间的比较 ... ，可以在任何几个CoolRunner-II CPLD中操作。希望支持的指令品种 ... ，具体取决于所选择的CoolRunner-II CPLD的密度。表5针对不同的 ...
... 10000次。其中，DSP(DigitalSignalProcessor)与CPLD的连接是通过DSP的外部存储器 ... 的CLKOUT引脚与CPLD的IO/GCK2连接，为CPLD提供时钟源，由 ... 如图所示：DragonKing88:CPLD的设计主要是利用CPLD对键盘、液晶和 ... ，而后续显示的任务由CPLD完成，CPLD将在LCD允许的速度下 ...
