找到约 11099 条相关结果
... 优越性 CPLD(complex programmable logic device，复杂可编程 ... 描述和编程下载。CPLD门阵列规模较FPGA小，CPLD主要结构是基于乘积 ... 预测，实际传输延时要大于CPLD。CPLD采用EEpROM编程技术，掉电 ...
... 其中，DSP(Digital Signal Processor)与CPLD的连接是通过DSP的外部存储器 ... 的CLKOUT引脚与CPLD的IO/GCK2连接，为CPLD提供时钟源，由 ... CPLD的设计主要是利用CPLD对键盘、液晶和各种 ... ，而后续显示的任务由CPLD完成，CPLD将在LCD允许的速度下 ...
... 器,但是这将耗费大量的CPLD资源。然而,CPLD的强项在于时序和逻辑 ... 数据总线全部连接起来输入到CPLD中或者将CPLD出来的某条控制信号 ... 。[!--empirenews.page--] 2.2 CPLD接口模块的实现 整个CPLD接口模块实际上就是一片 ...
... 或DSP）+SRAM 方案2图像传感器+CPLD/FPGA+微处理器+SRAM 方案1系统结构紧凑 ... 优势，在硬件上采用“ARM+CPLD+图像传感器+SRAM”。该方案充分 ... OV6620采集进来的；可编程器件CPLD采用Altera公司的EPM7128S，用Verilog ...
... 产品商业使用价值。 关键字：CPLD;施密特触发器;振荡器 前言 ... 和VCCIO，VCC就是CPLD内部的核电压，VCCIO是CPLD所有I/O 引 ... 的COOLRUNNER-II系列的CPLD器件, 基于0.18nm CMOS CPLD, 3.8ns PIN-to-PIN ...
... 器,但是这将耗费大量的CPLD资源。然而,CPLD的强项在于时序和逻辑 ... 数据总线全部连接起来输入到CPLD中或者将CPLD出来的某条控制信号 ... 。[!--empirenews.page--] 2.2 CPLD接口模块的实现 整个CPLD接口模块实际上就是一片 ...
... 或DSP）+SRAM 方案2图像传感器+CPLD/FPGA+微处理器+SRAM 方案1系统结构紧凑 ... 优势，在硬件上采用“ARM+CPLD+图像传感器+SRAM”。该方案充分 ... OV6620采集进来的；可编程器件CPLD采用Altera公司的EPM7128S，用Verilog ...
... 其中，DSP(Digital Signal Processor)与CPLD的连接是通过DSP的外部存储器 ... 的CLKOUT引脚与CPLD的IO/GCK2连接，为CPLD提供时钟源，由 ... CPLD的设计主要是利用CPLD对键盘、液晶和各种 ... ，而后续显示的任务由CPLD完成，CPLD将在LCD允许的速度下 ...
... 明了EPP模式下计算机并口与CPLD结合进行电子设计的可行性与高效 ... 不赘述。PC与CPLD之间的接口协议如下：·CPLD上电给出在线 ... 读到的字节数据发送到CPLD，并读取CPLD的返回状态，不断地 ... 计算机无需循环，可以实时检测到CPLD的应答信号；若采用250Khz晶 ...
... 明了EPP模式下计算机并口与CPLD结合进行电子设计的可行性与高效 ... 不赘述。PC与CPLD之间的接口协议如下：·CPLD上电给出在线 ... 读到的字节数据发送到CPLD，并读取CPLD的返回状态，不断地 ... 计算机无需循环，可以实时检测到CPLD的应答信号；若采用250Khz晶 ...
