找到约 11099 条相关结果
... 本文主要介绍MAX1032采样芯片以及使用CPLD对MAX1032采样进行控制的方法。 ... 连到3.3 V。 4 CPLD逻辑设计 CPLD和MAX1032的连接图如图 ... 5 结束语 本文介绍了利用CPLD控制MAX1032进行采样的实现方法， ...
... ．3 V。 4 CPLD逻辑设计 CPLD和MAX1032的连接图如 ... ; clk_1MHZ为CPLD时钟，选1 MHz。通过CPLD可在内部对时钟 ... 结束语 本文介绍了利用CPLD控制MAX1032进行采样的实现方法， ...
... 的是TI公司的TMS320F28335处理器，CPLD采用的是ALTERA公司的EPM570， ... DSP通过总线方式将信号传给CPLD，CPLD将波形显示信号存入显存 ... 按下后，首先CPLD对按键进行消抖，CPLD得到按键值后， ... ，采用3．3V电压供电。CPLD上外挂一片16×256kB的 ...
... 的是TI公司的TMS320F28335处理器，CPLD采用的是ALTERA公司的 EPM570， ... DSP通过总线方式将信号传给CPLD，CPLD将波形显示信号存入显存 ... 六脚接地。 1.2DSP与CPLD及相关外设通信 随着DSP芯片的 ... 按下后，首先CPLD对按键进行消抖，CPLD得到按键值后， ...
... 设计。 1. XC9500系列CPLD简介 XILINX公司的XC9500系列CPLD基于CMOS工艺，具有 ... 编程确定的。 XC9500系列CPLD作为高性能、低价格CPLD器件的典型代表， ... 功能设计实现 在实际设计中，CPLD选择了XC9500系列的XC95144TQl00-7， ...
... 器,但是这将耗费大量的CPLD资源。然而,CPLD的强项在于时序和逻辑 ... 读写操作过程,使得DSP可以透过CPLD这个'quot;黑匣子'quot;快速、 ... 数据总线全部连接起来输入到CPLD中或者将CPLD出来的某条控制信号 ...
... XINTF的时序降下来？...CPLD不至于这么慢吧增大CPLD的频率吧gygp:hmf1235789 ... :43CPLD不至于这么慢吧增大CPLD的频率吧cpld实际要快些，当还是 ... 问下，你的这个CPLD的XREADY这个信号在CPLD里书怎么处理的 ...
... 板的部分外围电路是用CPLD设计的，CPLD(complexprogrammablelogicdevice，复杂可编程逻辑 ... 数字集成电路的场合均可应用CPLD器件．CPLD同以往的PAL，GAL等 ... ，并触发新一轮的CPLD点阵扫描．CPLD点阵扫描缓存区是在 ...
... 10000次。其中，DSP(DigitalSignalProcessor)与CPLD的连接是通过DSP的外部存储器 ... 的CLKOUT引脚与CPLD的IO/GCK2连接，为CPLD提供时钟源，由 ... 中。CPLD硬件结构设计如图所示CPLD的设计主要是利用CPLD对键盘 ... ，而后续显示的任务由CPLD完成，CPLD将在LCD允许的速度下 ...
... 器,但是这将耗费大量的CPLD资源。然而,CPLD的强项在于时序和逻辑 ... 读写操作过程,使得DSP可以透过CPLD这个'quot;黑匣子'quot;快速、 ... 数据总线全部连接起来输入到CPLD中或者将CPLD出来的某条控制信号 ...
