找到约 11099 条相关结果
... 输出的控制、状态信号接入 CPLD，由CPLD控制将转换后的数字信号 ... 象素同步信号LLC2等连接到CPLD上，CPLD通过这些控制和状态信号进行 ... 也置高，并通过对CPLD编程将CPLD与SRAM连接的各个外部数据 ... 进行处理。 3.3 CPLD逻辑功能仿真验证 通过利用CPLD控制视频A/D芯片 ...
... 的数字系统。 FPGA和CPLD的区别 FPGA与 CPLD的辨别和分类主要是 ... ③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内 ... 设计的数字系统. FPGA和CPLD的区别 FPGA与 CPLD的辨别和分类主要是 ...
... 图 5 所示为 CPLD 设计的主要操作流程。CPLD 一旦识别出有效的 ... 中断接口 微处理器操作模式接口中断接口 CPLD 的中断接口接收经过微处理器识别的 ... 设计，包括微处理器类型和 CPLD 设计。 随着用 CPLD 获得节电效果，中断响应 ...
... 器件时，像ispMACH 4000ZE这样的CPLD器件(图1)给予简单的嵌入式处理器 ... 。图1：用Lattice ispMACH 4000ZE CPLD扩展I/O。待机功耗的 ... 减少。选择逻辑门如同大多数的CPLD，ispMACH 4000ZE具有一个功能(莱迪 ...
... 的工作频率。同样规模的CPLD和ASIC,CPLD的最大工作频率往往低于 ... 电子产品的高速应用场合。 通用CPLD应用 CPLD主要是由可编程逻辑宏 ... 的可编程能力和CPLD的GPIO资源结合起来。CPLD构建一组内部寄存 ... 该操作十分简单。MAX IIZ CPLD的所有输入被用于控制计数器。 ...
... 型DSP和复杂可编程逻辑器件(CPLD)结构的嵌入式微型导航计算机系统中 ... 性能。此嵌入式导航计算机系统中CPLD采用的是Xilinx公司的XC95144， ... 此UART接口不能由CPLD参与控制，以避免CPLD某次编程失败后 ... 频率为367.6kHz。 DSP 在配置CPLD器件时，不断从存储在SRAM ...
... 的工作频率。同样规模的CPLD和ASIC,CPLD的最大工作频率往往低于 ... 电子产品的高速应用场合。 通用CPLD应用 CPLD主要是由可编程逻辑宏 ... 的可编程能力和CPLD的GPIO资源结合起来。CPLD构建一组内部寄存 ... 该操作十分简单。MAX IIZ CPLD的所有输入被用于控制计数器。 ...
... 输出的控制、状态信号接入CPLD，由CPLD控制将转换后的数字信号 ... 象素同步信号LLC2等连接到CPLD上，CPLD通过这些控制和状态信号进行 ... VPO[15:0]也作为CPLD的输入信号，在CPLD里通过延时作同步 ... 也置高，并通过对CPLD编程将CPLD与SRAM连接的各个外部数据 ...
... 是altera的ram型CPLD，不能按照传统的CPLD编程习惯了来。 ... 是altera的ram型CPLD，不能按照传统的CPLD编程习惯了来。 ... 呢？重点不是在CPLD上吗？其次，CPLD所用电源是开关电源 ... 电源端尽量近的位置放置.cctv19881023:CPLD和FPGA没有使用的管脚请 ...
... 包括很多跳线,因此速度较CPLD慢。CPLD以群阵列（arrayofclusters）的 ... 时序仍保持不变。新的CPLD封装CPLD有多种密度和封装类型,包括 ... ISP(InSystemProgrammable)功能的CPLD以来,CPLD发展迅速。具有ISP功能的CPLD器件由于具有同 ...
