找到约 1677 条相关结果
用Verilog HDl语言实现CPLD与电脑的串口通讯,简单易懂，资料详细，绝对有用。
0415、数字电子系统设计（CPLD）实验指导书资料,简单易懂，资料详细，绝对有用。,简单易懂，资料详细，绝对有用。
0406、制作51和CPLD通用下载线,简单易懂，资料详细，绝对有用。,简单易懂，资料详细，绝对有用。
基于CPLD数字钟设计 一．设计要求 1．数码动态显示时、分和秒； 3．可以分别对时、分、秒单独进行手动校时； 4．时与分之间的小数点常亮； 5．分与秒之间的小数点以1Hz频率闪烁； 6. 校对时间时对应显示位以2Hz频率闪烁.
FPGA-&-CPLD开发中-功能仿真、综合后仿真、布线后仿真以及板级仿真的区别
