找到约 11099 条相关结果
... 或DSP）+SRAM 方案2图像传感器+CPLD/FPGA+微处理器+SRAM 方案1系统 ... 优势，在硬件上采用“ARM+CPLD+图像传感器+SRAM”。该方案充分 ... OV6620采集进来的；可编程器件CPLD采用Altera公司的EPM7128S，用Verilog ...
... 一种基于复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）使用接触 ... 的基准电压。 2.3 CPLD及DSP处理器 CPLD芯片选用ALtera公司的MAX7000S系列 ... 处理的特点。 3 CPLD硬件逻辑功能的设计 CPLD是图像采集的核心部分 ...
... 其进行转换，结果由CPLD锁存，并通过CPLD存储到高速静态存储器 ... 电后，CPU首先对CPLD进行配置，待 CPLD完成初始化后，整个 ... 器AD9051、复杂可编程逻辑器件(CPLD)EPF10K10、高速静态存储器(SRAM)CY7C1021组成 ... 被 CPLD下拉为低电平。一旦CPLD配置成功，CONF_DONE引脚被CPLD释放 ...
... 粗插补计算结果写入CPLD的固定地址。CPLD从固定地址读取数据计算 ... ： if(IntPendVal==INTSRC_EINT1)//判断中断是否来自CPLD { s2410INT|=BIT_EINT1;//清除中断请求 if(PWM_FINISH==TRUE ... 程的正常运行。 2.3 CPLD程序 CPLD程序的逻辑如图4所示 ... 接收到中断请求后，向CPLD传送数据。CPLD内部建立2个数据缓冲区 ...
... 其进行转换，结果由CPLD锁存，并通过CPLD存储到高速静态存储器 ... 电后，CPU首先对CPLD进行配置，待CPLD完成初始化后，整个 ... 器AD9051、复杂可编程逻辑器件(CPLD)EPF10K10、高速静态存储器(SRAM)CY7C1021组成 ... 被CPLD下拉为低电平。一旦CPLD配置成功，CONF_DONE引脚被CPLD释放 ...
... 实现。很少有让一个cpld单独工作的。 Cpld与cpu的接口就十分 ... 比如用单片机3个io去cpld，由cpld完成74hc138功能，这就是一个 ... p0口和一个io脚接到cpld，用cpld完成373、244、273等 ... 、rd、ale等信号接入cpld，把cpld做成几个字节的ram， ...
... ; 图1 基于ARM9+CPLD可重构检测系统框图 ... ; 图2 CPLD内部结构图 2.3 高速板间 ...
... 实现。很少有让一个cpld单独工作的。 Cpld与cpu的接口就十分 ... 比如用单片机3个io去cpld，由cpld完成74hc138功能，这就是一个 ... p0口和一个io脚接到cpld，用cpld完成373、244、273等 ... 、rd、ale等信号接入cpld，把cpld做成几个字节的ram， ...
... 或DSP）+SRAM 方案2图像传感器+CPLD/FPGA+微处理器+SRAM 方案1系统 ... 优势，在硬件上采用“ARM+CPLD+图像传感器+SRAM”。该方案充分 ... OV6620采集进来的；可编程器件CPLD采用Altera公司的EPM7128S，用Verilog ...
... 实现。很少有让一个cpld单独工作的。 Cpld与cpu的接口就十分 ... 比如用单片机3个io去cpld，由cpld完成74hc138功能，这就是一个 ... p0口和一个io脚接到cpld，用cpld完成373、244、273等 ... 、rd、ale等信号接入cpld，把cpld做成几个字节的ram， ...
